Sơ đồ mạch so sánh vhdl năm 2024
- 1. : GIỚI THIỆU TẬP LỆNH TRONG NGÔN NGỮ VHDL ................... 1 1.1 Những phần tử ngôn ngữ cơ bản :.................................................................... 1 1.1.1 Lời chú thích : ............................................................................................. 1 1.1.2 Những điều cần biết về ngôn ngữ VHDL :................................................... 1 1.1.3 Đối tượng dữ liệu : ...................................................................................... 1 1.1.4 Loại dữ liệu : ............................................................................................... 2 1.2 Toán tử dữ liệu :................................................................................................ 4 1.3 Entity [thực thể]: ............................................................................................... 6 1.4 Architecture [cấu trúc] : ................................................................................... 6 1.4.1 Cú pháp cho dataflow model : .................................................................... 6 1.4.2 Cú pháp cho behavioral model : .................................................................. 7 1.4.3 Cú pháp của structural model : .................................................................... 7 1.5 Generic : ............................................................................................................ 8 1.5.1 Cú pháp trong khai báo ENTITY :............................................................... 8 1.5.2 Cú pháp trong khai báo component : ........................................................... 9 1.5.3 Cú pháp trong thuyết minh component : ...................................................... 9 1.6 Package [gói] : ................................................................................................. 10 1.6.1 Cú pháp khai báo PACKAGE: .................................................................. 10 1.6.2 Cú pháp khai báo thân chính Package: ....................................................... 11 1.7 Những câu lệnh đồng thời theo cấu trúc Dataflow : ...................................... 12 1.7.1 Gán các tín hiệu đồng thời : ....................................................................... 12 1.7.2 Gán tín hiệu có điều kiện : ......................................................................... 12 1.7.3 Gán tín hiệu được chọn lựa : ...................................................................... 13 1.7.4 Ví dụ cho kiểu dataflow : .......................................................................... 13 1.8 Những câu lệnh tuần tự theo cấu trúc Behavioral : ....................................... 14 1.8.1 Process : .................................................................................................... 14 1.8.2 Những phép gán tín hiệu tuần tự : .............................................................. 14 1.8.3 Phép gán biến : .......................................................................................... 15 1.8.4 Wait : ........................................................................................................ 15 1.8.5 If then else :............................................................................................... 15 1.8.6 Case: ......................................................................................................... 16 1.8.7 Null : ......................................................................................................... 16 1.8.8 For : .......................................................................................................... 16 1.8.9 While : ...................................................................................................... 17 1.8.10 Loop : ....................................................................................................... 17 1.8.11 Exit : ......................................................................................................... 17 1.8.12 Next : ........................................................................................................ 17 1.8.13 Function [hàm] : ........................................................................................ 17 1.8.14 Procedure [thủ tục] : .................................................................................. 19 1.8.15 Ví dụ về kiểu Behavioral : ......................................................................... 20 i
- 2. Các câu lệnh kiểu Structural : ........................................................................ 21 1.9.1 Khai báo Component : ............................................................................... 21 1.9.2 Port map :.................................................................................................. 21 1.9.3 Open : ....................................................................................................... 22 1.9.4 Generate : .................................................................................................. 22 1.9.5 Ví dụ về cách viết đoạn mã theo kiểu Structure: ........................................ 23 1.10 Các thủ tục chuyển đổi : ................................................................................. 25 1.10.1 Conv_integer [ ] : ...................................................................................... 25 1.10.2 Conv_Std_Logic_Vector [,]: ..................................................................... 25 CHƢƠNG 2 : DÙNG NGÔN NGỮ VHDL MÔ TẢ CÁC MẠCH SỐ CƠ BẢN ...... 27 2.1 Ngôn ngữ VHDL mô tả các cổng logic cơ bản: .............................................. 27 2.1.1 Đoạn mã VHDL mô tả cổng NAND 2 ngõ vào: ......................................... 27 2.1.2 Ngôn ngữ VHDL mô tả cổng NOR 3 ngõ vào: .......................................... 28 2.1.3 Dùng ngôn ngữ VHDL mô tả một hệ thống báo động cho xe hơi: .............. 29 2.2 Bộ giải mã LED 7 đoạn:.................................................................................. 31 2.2.1 Xây dựng cấu trúc bộ giải mã LED 7 đoạn: ............................................... 31 2.2.2 Ngôn ngữ VHDL mô tả mạch giải mã LED 7 đoạn: .................................. 34 2.2.3 Cấu trúc structural biểu diễn giải mã số thập phân ra Led 7 đoạn: .............. 35 2.2.4 Cấu trúc dataflow biểu diễn giải mã số thập phân ra Led 7 đoạn: ............... 37 2.2.5 Cấu trúc behavioral biểu diễn giải mã số thập phân ra Led 7 đoạn: ............ 38 2.3 Bộ cộng: ........................................................................................................... 38 2.3.1 Bộ cộng toàn phần [FA]: ........................................................................... 38 2.3.2 Bộ cộng toàn phần hai số nhị phân có nhiều hơn 1 bit: .............................. 40 2.3.3 Bộ cộng hai số nhị phân nhiều bit cho kết quả hiển thị nhanh: ................... 41 2.4 Bộ trừ: ............................................................................................................. 42 2.4.1 Bộ trừ một bit: ........................................................................................... 42 2.4.2 Sự tích hợp cả hai bộ cộng và bộ trừ trong cùng một mạch số: ................... 43 2.5 Thành phần thực hiện các phép toán logic số học [ALU]: ............................ 45 2.6 Bộ giải mã:....................................................................................................... 49 2.7 Bộ mã hóa:....................................................................................................... 52 2.8 2.8 Bộ ghép kênh: .......................................................................................... 53 2.9 Bộ đệm ba trạng thái: ..................................................................................... 57 2.10 Bộ so sánh:....................................................................................................... 58 2.11 Bộ dịch và bộ xoay [shifter / Rotator]: ........................................................... 60 2.12 Bộ nhân: .......................................................................................................... 62 2.13 Máy trạng thái hữu hạn FSM: ....................................................................... 64 2.13.1 Mô hình máy trạng thái hữu hạn FSM [Finite-State-Machine]: .................. 65 2.13.2 Phương trình kích thích [Excitation Equation]: .......................................... 67 2.13.3 Phương trình trạng thái tiếp theo [Next-state Equation]: ............................ 67 2.13.4 Bảng trạng thái tiếp theo [Next-state Table]: ............................................. 68 ii
- 3. Ví dụ phân tích 1 Moore FSM: .................................................................. 70 2.13.6 Ví dụ phân tích Mealy FSM: ..................................................................... 76 2.14 Các linh kiện tuần tự: ..................................................................................... 80 2.14.1 Các thanh ghi [Registers]: ......................................................................... 80 2.14.2 Thanh ghi tập tin [Register Files]: ............................................................. 82 2.14.3 Bộ nhớ truy xuất ngẫu nhiên [Random Access Memory]: .......................... 85 2.15 Bộ đếm [Counters]: ......................................................................................... 88 2.15.1 Bộ đếm lên nhị phân [Binary Up Counter]:................................................ 89 2.15.2 Mã VHDL cho bộ đếm lên 4 bit: ............................................................... 90 2.15.3 Bộ đếm lên xuống nhị phân [Binary Up-Down Counter]: .......................... 91 2.15.4 Mã VHDL cho 1 bộ đếm lên xuống 4 bit như sau: ..................................... 92 2.15.5 Bộ đếm lên xuống đọc song song : ............................................................ 93 2.15.6 Bộ đếm lên xuống BCD [BCD Up-Down Counter]: .................................. 95 2.16 Thanh ghi dịch [Shift registers]:..................................................................... 95 2.16.1 Thanh ghi dịch nối tiếp ra song song: ........................................................ 96 2.16.2 Thanh ghi dịch nối tiếp ra song song và song song ra nối tiếp: ................... 97 CHƢƠNG 3 : TÌM HIỂU KIT FPGA SPARTAN 3 ................................................ 100 3.1 Tổng quan kit FPGA Spartan 3 : ................................................................ 100 3.2 SRAM bất đồng bộ : ..................................................................................... 101 3.3 Led 7 đoạn:.................................................................................................... 105 3.4 Các công tắc trƣợt [SW], các nút ấn [PB] và các Led : ............................... 107 3.5 Cổng VGA : ................................................................................................... 107 3.6 Cổng PS/2 Mouse và Keyboard : .................................................................. 108 3.6.1 Bàn phím :............................................................................................... 109 3.6.2 Mouse : ................................................................................................... 109 3.6.3 Nguồn cấp áp: ......................................................................................... 110 3.7 Cổng nối tiếp RS-232 : .................................................................................. 110 3.8 Các nguồn xung clock : ................................................................................. 111 3.9 Cách thiết lập các mode hoạt động cho FPGA : .......................................... 111 3.10 Thiết lập cách lƣu trữ cho Platform : ........................................................... 112 3.10.1 Default Option : ...................................................................................... 113 3.10.2 Flash Read option : .................................................................................. 113 3.10.3 Disable Option : ...................................................................................... 114 3.11 Sự kết nối các board mở rộng vào kit Spartan 3 : ....................................... 114 3.11.1 Port mở rộng A1: .................................................................................... 115 3.11.2 Port mở rộng A2 :.................................................................................... 116 3.11.3 Port mở rộng B1 : .................................................................................... 117 CHƢƠNG 4 : CÁC CỔNG GIAO TIẾP DÙNG TRÊN BOARD SPARTAN 3 ..... 119 iii
- 4. Giao tiếp RS232 [cổng COM] : ..................................................................... 119 4.2 Giao tiếp bàn phím PS/2 : ............................................................................. 122 4.2.1 Sơ đồ chân kết nối: .................................................................................. 122 4.2.2 Các tín hiệu của PS/2 : ............................................................................ 122 4.2.3 Nguyên tắc truyền dữ liệu : ..................................................................... 122 4.2.4 Mã quét bàn phím [Scancode] : ............................................................... 124 4.3 Giao tiếp VGA : ............................................................................................ 125 4.3.1 Sơ đồ chân kết nối : ................................................................................. 125 4.3.2 Các tín hiệu của VGA : ........................................................................... 125 4.3.3 Nguyên tắc tạo hình :............................................................................... 125 4.3.4 Nguyên tắc quét tín hiệu điện để tạo ảnh : ............................................... 125 4.3.5 Một vài chuẩn Video điển hình cho TV và PC : ....................................... 126 4.3.6 Giản đồ thời gian cho các tín hiệu của chuẩn VGA : ................................ 127 CHƢƠNG 5 : CÁC ỨNG DỤNG ĐÃ THỰC HIỆN ................................................ 128 5.1 Đồng hồ và đếm sản phẩm :.......................................................................... 129 5.2 Giao tiếp PS/2 :.............................................................................................. 129 iv
- 5. 2. 1 : Đoạn mã VHDL cho cổng NAND 2 ngõ vào................................................... 28 Hình 2. 2 : Cổng NOR 3 ngõ vào [a] đoạn mã VHDL; [b] sơ đồ mạch; [c] thời gian mô phỏng. .............................................................................................................................. 29 Hình 2. 3 : Giãn đồ xung của hệ thống báo động trong xe hơi: [a] Dạng xung trên lý thuyết; [b] Dạng xung trên thực tế. ................................................................................... 30 Hình 2. 4 : Mạch báo động trong xe hơi [a] đoạn mã VHDL được viết dưới dạng dataflow; [b] mô phỏng giãn đồ xung. .............................................................................................. 31 Hình 2. 5 : Bảng chân trị của bộ giải mã 7 đoạn. ............................................................. 32 Hình 2. 6 : Mạch giải mã LED 7 đoạn. ............................................................................. 34 Hình 2. 7 : Sơ đồ biểu diễn thời gian hiển thị một số trên Led 7 đoạn của một số thập phân tương ứng. ........................................................................................................................ 38 Hình 2. 8 : Bộ cộng toàn phần [a] bảng chân trị; [b] sơ đồ mạch; [c] ký hiệu logic. ......... 39 Hình 2. 9 : Bộ cộng hai số nhị phân 8 bit. ......................................................................... 40 Hình 2. 10 : [a] Mạch vận hành tín hiệu Carry-Lookahead từ c1 đến c 4 ; [b] một mẫu bit của bộ cộng Carry-Lookahead. ........................................................................................ 42 Hình 2. 11 : Bộ trừ 1 bit [a] bảng chân trị; [b] sơ đồ mạch; [c] ký hiệu logic. ................... 43 Hình 2. 12 : Mạch cộng và trừ chuỗi 8 bit nhị phân [a] bảng vhân trị; [b] sơ đồ mạch; [c] ký hiệu logic. .................................................................................................................... 44 Hình 2. 13 : Mạch ALU 4 bit. ........................................................................................... 46 Hình 2. 14 : Hoạt động của khối ALU [a] Bảng các trạng thái; [b] Bảng chân trị của LE; [c] Bảng chân trị của AE; [d] Bảng chân trị của CE. ........................................................ 47 Hình 2. 15 : Bìa karnaugh, biểu thức, sơ đồ mạch cho: [a] LE; [b] AE; [c] CE. ................ 48 Hình 2. 16: Đoạn mã VHDL cho một khối ALU. ............................................................... 49 Hình 2. 17 : Dạng sóng mô phỏng cho 8 thuật toán cơ bản của khối ALU với hai giá trị ngõ vào là 5 và 3. .................................................................................................................... 49 Hình 2. 18 : Một bộ giải mã 3 sang 8 [a] Bảng chân trị; [b] sơ đồ mạch; [c] ký hiệu logic. ......................................................................................................................................... 50 Hình 2. 19 : Một bộ giải mã 3 sang 8 được xây dựng từ 7 bộ giải mã 1 sang 2. ................ 51 Hình 2. 20 : Một bộ mã hóa 8 sang 3 [a] Bảng chân trị; [b] sơ đồ mạch; [c] ký hiệu logic. ......................................................................................................................................... 52 Hình 2. 21 : Bảng chân trị cho một bộ mã hóa 8 sang 3 có sự ưu tiên. .............................. 53 Hình 2. 22 : Bộ ghép kênh từ 2 sang 1 [a] Bảng chân trị; [b] sơ đồ mạch; [c] ký hiệu logic. ......................................................................................................................................... 54 Hình 2. 23 : Bộ ghép kênh 8 sang 1 [a] Bảng chân trị; [b] sơ đồ mạch; [c] ký hiệu logic. 54 Hình 2. 24 : Bộ ghép kênh 8 sang 1 có sử dụng [a] Bộ giải mã 3 sang 8; [b] 7 bộ ghép kênh 2 sang 1. ........................................................................................................................... 55 Hình 2. 25 : Dùng bộ ghép kênh 8 thành 1 biểu diễn hàm F [ x, y, z ] x' yz' xy' z xyz' xyz. ................................................................................... 57 Hình 2. 26 : Bộ đệm ba trạng thái [a] bảng chân trị; [b] ký hiệu logic; [c] bảng chân trị cho việc phân chia điều khiển cho mạch đệm ba trạng thái; [d] sơ đồ mạch. ........................... 58 Hình 2. 27 : Bộ so sánh 4 bit đơn giản cho [a] X=3; [b] X Y ; [c] X