5.1. MỞ ĐẦU:
Mạch logic tổ hợp là những mạch được cấu tạo từ các cổng logic và tín hiệu lối ra chỉ phụ thuộc vào tổ hợp các giá trị đầu vào tại thời điểm đó.Mạch logic tổ hợp là một mạch logic nên để biểu thị các chức năng logic của nó người ta cũng dùng các phương pháp biểu diễn của hàm logic đó là : Bảng chân lý, Phương trình logic, Bảng Cacno, Biểu đồ dạng tín hiệu và sơ đồ mạch logic.
Một mạch logic tổ hợp có thể biểu diễn dạng tổng quát của nó như sau :
Các đầu ra là những hàm của biến vào :
Z1 = F1[ A;B;C;…;N]Z2 = F2[ A;B;C;…;N]
…………………………….
Zn = Fn[ A;B;C;…;N]Một cách tổng quát ta viết : Z = F[ A;B;C;…;N]
Trong thực tế mạch logic tổ hợp có rất nhiều loại, ta chỉ khảo sát một số laọi thông dụng thường gặp đó là : Bộ mã hoá, Bộ giải mã, Bộ so sánh, Bộ cộng, Bộ đếm…vv.
5.2.1. KHÁI NIỆM MÃ HOÁ:
Mã hoá là quá trình dùng kí tự, chữ số, hình ảnh…để biểu thị một sự việc, hình ảnh, đối tượng hoặc trạng thái nào đó.
Ví dụ : Việc đặt tên cho người.
Số cho vận động viên, số nhà…
Đèn xanh, đèn đỏ trong giao thông
Trong kỹ thuật tính toán người ta dùng hệ đếm nhị phân để thực hiện các phép tính logic bởi vậy một quá trình, một con tính muốn đưa vào máy để thực hiện ta phải làm sao chuyển đổi các yêu cầu của bài toán trở thành các vấn đề logic để cho máy thực hiện. Các bộ mã hoá thông dụng thường gặp là mã hoá dùng ngôn ngữ số đếm nhị phân. Sau đây ta nghiên cứu các bộ mã hoá nhị phân đó.
5.2.2.BỘ MÃ HOÁ NHỊ PHÂN:
Bộ mã hoá nhị phân là 1 mạch logic tổ hợp dùng n bit nhị phân để mã hoá cho N = 2 tín hiệu.Sau đây ta xem xét 1 bộ mã hoá dùng các tín hiệu nhị phân để mã hoá cho 8 tín hiệu là : Y0,Y1,…,Y7.
Thực hiện :
Có 8 tín hiệu cần mã hoá tức là : N = 2 = 8 = 2Do vậy có n =3 tức là ta cần dùng tập hợp nhị phân 3 bit đó là ABC. Dạng tổng quát của bộ mã hoá được mô tả như hình vẽ.
Bảng chân lý : từ quan hệ logic là mỗi tập hợp nhị phân 3 bit chỉ đại diện cho 1 tín hiệu mã hoá, tức là 1 tổ hợp nhị phân không đồng thời cho 2 tín hiệu. Ta cũng thấy ngay rằng do không có ràng buộc nào giữa các tín hiệu và các tập nhị phân nên có thể có rất nhiều cách mã hoá khác nhau. Sau đây đơn cử một vài cách mã hoá của bài toán này.Cách 1: Bảng chân lý như sau:
A B C Y0 0 0 0 Y1 0 0 1 Y2 0 1 0 Y3 0 1 1 Y4 1 0 0 Y5 1 0 1 Y6 1 1 0 Y7 1 1 1
Cách 2: Bảng chân lý như sau:
A B C Y0 0 0 0 Y1 0 0 1 Y2 0 1 1 Y3 0 1 0 Y4 1 1 0 Y5 1 1 1 Y6 1 0 1 Y7 1 0 0
Phương trình : Với hai cách mã hoá ta có được hai dạng phương trình cho các tín hiệu Y0,Y1,…Y7.Theo cách 1 ta có phương trình :
A = Y4 + Y5 + Y6 + Y7B = Y2 + Y3 + Y6 + Y7
C = Y1 + Y3 + Y5 + Y7
Theo cách 2 ta có phương trình :
A = Y4 + Y5 + Y6 + Y7
B = Y2 + Y3 + Y4 + Y5
C = Y1 + Y2 + Y5 + Y6
Sơ đồ logic :Để vẽ sơ đồ logic cổng NAND ta biến đổi phương trình như sau
Theo cách 1 phương trình biến đổi :
Sơ đồ logic là :
Theo cách 2: Phương trình biến đổi:
Sơ đồ logic là:
5.2.3.BỘ MÃ NHỊ – THẬP PHÂN:
- Bộ mã Nhị – Thập phân là mạch logic chuyển đổi 10 chữ số thập phân 0,1…9 thành tập hợp các số nhị phân. Như vậy là :
Đầu vào là 10 chữ số thập phân 0,1…9
Đầu ra là tập hợp các bít nhị phân.
Bộ mã Nhị – Thập phân được gọi là mã BCD [ Bynary Coded Decimal ]
Để xác định số nhị phân cần thiết, theo điều kiện 2 > N = 10 ta lấy n = 4. Như vậy với nhóm nhị phân 4 bit ta có 16 tổ hợp biến có thể sử dụng làm từ mã khi mã hoá10 tín hiệu. Với mỗi một cách chọn từ mã ta có một cách mã hoá khác nhau.- Mã BCD-8421 : Bộ mã Nhị – Thập phân với cách chọn các từ mã như sau được gọi là mã BCD-8421.
Bảng chân lý mã BCD-8421 :
Số thập phân A B C D 0 Y0 0 0 0 0 1 Y1 0 0 0 1 2 Y2 0 0 1 0 3 Y3 0 0 1 1 4 Y4 0 1 0 0 5 Y5 0 1 0 1 6 Y6 0 1 1 0 7 Y7 0 1 1 1 8 Y8 1 0 0 0 9 Y9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1
- Một số mã nhị phân thường dùng :
Mã 8421 Dư 3 2421A 2421B 5211 VgDư 3 0 0000 0011 0000 0000 0000 0010 1 0001 0100 0001 0001 0001 0110 2 0010 0101 0010 0010 0100 0111 3 0011 0110 0011 0011 0101 0101 4 0100 0111 0100 0100 0111 0100 5 0101 1000 0101 1011 1000 1100 6 0110 1001 0110 1100 1001 1101 7 0111 1010 0111 1101 1100 1111 8 1000 1011 1110 1110 1101 1110 9 1001 1100 1111 1111 1111 1010 Tr.số 8421 – 2421 2421 5211 –
Bộ mã vũng: Mã GRAY:
Th.phân Mã vũng Th.phân Mã vũng 0 0000 8 1100 1 0001 9 1101 2 0011 10 1111 3 0010 11 1110 4 0110 12 1010 5 0111 13 1011 6 0101 14 1001 7 0100 15 1000
Nhận xét:
1. Với các mã có trọng số : Được thành lập sao cho giá trị của mỗi chữ số thập phân sẽ bằng tổng các bit nhị phân với trọng số tương ứng của nó. Ví dụ : Trong mã BCD – 8421 : Số 6 được viết là 0110 như vậy ta có: 0x8 + 1×4 + 1×2 + 0x1 = 6 Số 7 được viết là 0111 như vậy ta có: 0x8 + 1×4 + 1×2 + 1×1 = 7Trong mã BCD – 2421A :Số 5 được viết là 0101 như vậy ta có: 0x2 + 1×4 + 0x2 + 1×1 = 5 Số 3 được viết là 0011 như vậy ta có: 0x2 + 0x4 + 1×2 + 1×1 = 3 Trong mã BCD – 5211 : Số 4 được viết là 0111 như vậy ta có: 0x5 + 1×2 + 2×1 + 1×1 = 4 Số 8 được viết là 1101 như vậy ta có: 1×5 + 1×2 + 0x1 + 1×1 = 88
- Với mã Dư 3 : Đây là bộ mã được cấu thành từ mã 8421 nhưng mỗi mã được cộng thêm 3 tức là cộng thêm 0011
Ví dụ : Số 4 của mã 8421 là: 0100
Cộng thêm 3: 0011
Kết quả sẽ là số 4 trong mã Dư 3 : 0111
Mã Gray là mã không có trọng số.
- Mã vòng [ Mã Gray ] : Là bộ mã mà các từ mã được cấu tạo sao cho mỗi bit của từ mã được biến đổi theo một chu kỳ nhất định.
Bit thứ nhất có chu kỳ là : 0110 Bit thứ hai có chu kỳ là : 00111100- Bit thứ ba có chu kỳ là : 0000111111110000
- Mã Vòng Dư 3 : Là bộ mã mà mỗi từ mã được cấu tạo từ bộ mã Gray nhưng tịnh tiến xuống 3 hàng.
Đây cũng là bộ mã không có trọng số.
5.3.BỘ GIẢI MÃ:
Giải mã là quá trình ngược lại quá trình mã hoá. Khi mã hoá mỗi từ mã là một tập hợp nhị phân đã được gán cho một nội dung nhất định. Giải mã là quá trình phiên dịch ngược lại chỉ ra nội dung của từ mã đó được mã hoá trước đây. Mạch giải mã cũng là mạch logic tổ hợp và được gọi là “Bộ giải mã”
5.3.1. BỘ GIẢI MÃ NHỊ PHÂN:
Bộ giải mã nhị phân là mạch điện mà đầu vào là các từ mã nhị phân và đầu ra là các tín hiệu đã mã hoá. Sau đây xét một ví dụ cụ thể là bộ giải mã nhị phân 3 bit.Như vậy đầu vào là các từ mã nhị phân 3 bit ABC, đầu ra là 8 tín hiệu đã được mã hoá Y0,Y1,…Y7
Bảng chân lý :A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1
Y0 ữ Y7 là những hàm lối ra của các biến lối vào ABC
Phương trình các hàm lối ra :Y0 = A B CY4 = A B CY1 = A B CY5 = A B C Y2 = A B CY6 = A B CY3 = A B CY7 = ABC
Sơ đồ Bộ giải mã : Từ phương trình các hàm lối ra ta dựng được sơ đồ bộ giải mã như sau :Dùng cổng NADN ta có mạch :
Dùng cổng AND bằng Diod ta có mạch :
5.3.2.BỘ GIẢI MÃ NHỊ – THẬP PHÂN:
Là bộ giải mã các từ mã BCD gồm tập hợp nhị phân 4 bit thành 10 tín hiệu đầu ra tương ứng với 10 chữ số thập phân 0,1,2…9.Cấu trúc khối bộ giải mã như sau :
Bảng chân lý :Bảng chân lý được thiết lập với một số điểm chú ý sau đây :
Đầu vào bộ giải mã là các từ mã BCD – 8421 : ABCD.Đầu ra của bộ giải mã là các hàm Y0 ữ Y9 đại diện cho các chữ số thập phân 0,1,…9.
Bảng chân lý được thành lập với mức qui ước mức 0 là mức logic tích cực của hàm.
Các tổ hợp biến từ 10 đến 15 hàm không xác định và được đánh dấu X.A B C D Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 2 0 0 1 0 1 1 0 1 1 1 1 1 1 1 3 0 0 1 1 1 1 1 0 1 1 1 1 1 1 4 0 1 0 0 1 1 1 1 0 1 1 1 1 1 5 0 1 0 1 1 1 1 1 1 0 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 1 1 1 7 0 1 1 1 1 1 1 1 1 1 1 0 1 1 8 1 0 0 0 1 1 1 1 1 1 1 1 0 1 9 1 0 0 1 1 1 1 1 1 1 1 1 1 0 10 1 0 1 0 X X X X X X X X X X 11 1 0 1 1 X X X X X X X X X X 12 1 1 0 1 X X X X X X X X X X 13 1 1 0 1 X X X X X X X X X X 14 1 1 1 0 X X X X X X X X X X 15 1 1 1 1 X X X X X X X X X X
Phương trình hàm đầu ra:
Để có được hàm đầu ra của của các hàm có dạng tối thiểu hoá ta dựng bảng Cacnô và tối thiểu hoá cho từng hàm.Để tiện vẽ mạch logic dựng cổng NAND ta viết lại phương trình Y như sau:
Y 9= AD Y 9 = AD Y 8 = AD
Y 7 = BCD Y 7 = BCD Y 6 = BCDY 5 = BCDY 4 = B C DY 3 = BCDY 1 = A B CY 0 = A B C DSơ đồ Logic giải mã:
5.3.3. BỘ GIẢI MÃ HIỂN THỊ Kí TỰ SỐ:
- Đèn hiển thị 7 thanh. Để hiển thị các chữ số ta dùng đèn hiển thị số 7 thanh. Nó được cấu tạo bởi 7 thanh sáng ghép lại như hình vẽ bên, khi cần hiển thị chữ số nào thì các thanh sáng tương ứng sẽ sáng lên, nhờ vậy đèn có khả năng hiển thị các chữ số từ 0 đến 9. Các thanh sáng được ký hiệu lần lượt là a, b, c, d, e, f, g.
- Bộ giải mã hiển thị số 7 thanh : Sau đây ta thiết kế bộ giải mã hiển thị số 7 thanh với tín hiệu lối vào là tín hiệu mã hoá theo mã BCD – 8421.
Như vậy đầu vào của bộ giải mã là các tín hiệu mã hoá ABCD và đầu ra là các thanh sáng a, b, c, d, e, f, g sao cho với một từ mã đến, lối ra đèn hiện số 7 thanh phải sáng phù hợp để hiển thị đúng số đã được mã hoá. Sơ đồ khối của bộ giải mã như sau :
A B C D a b c d e f g 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 1 1 1 1 2 0 0 1 0 1 0 1 0 0 1 0 3 0 0 1 1 0 0 0 0 1 1 0 4 0 1 0 0 1 0 0 1 1 0 0 5 0 1 0 1 0 1 0 0 1 0 0 6 0 1 1 0 0 1 0 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 8 1 0 0 0 0 0 0 0 0 0 0 9 1 0 0 1 0 0 0 0 1 0 0 10 1 0 1 0 X X X X X X X 11 1 0 1 1 X X X X X X X 12 1 1 0 0 X X X X X X X 13 1 1 0 1 X X X X X X X 14 1 1 1 0 X X X X X X X 15 1 1 1 1 X X X X X X X
Phương trình đầu ra của bộ giải mã.Để thuận tiện cho việc vẽ sơ đồ logic cho bộ giải mã ta dựng bảng Cacnô cho mỗi hàm đầu ra và tối thiểu hoá chúng theo phương pháp CTT với các đỉnh 0, khi đó ta sẽ được biểu thức phủ định cho mỗi hàm.
Ta biến đổi các phương trình thu được như sau :
a \= A + C + BD + B Db \= B + CD + C Dc \= B + C + Dd \= A + B D +CD + BC+BCDe \= B D + C Df \= A + BC + BD + C Dg \= A + BC + BC + CD
Sơ đồ giải mã hiển thị số 7 thanh:Mạch NORAND. Là loại cổng logic ghép của 3 loại cổng cơ bản NOT – OR – AND, loại cổng này tiện dùng trong việc biểu diễn các mạch logic phức tạp. Cấu trúc chi tiết cổng như sau :
Mạch logic bộ giải mã hiển thị số 7 thanh Mã BCD – 8421:
5.4. BỘ SO SÁNH:
Một thuật toán cần thiết trong thực tế là phép so sánh để tìm ra khả năng bằng nhau, lớn hơn hoặc nhỏ hơn. Trong phần này ta xem xét việc so sánh hai số nhị phân và thiết kế các mạch logic để thực hiện việc so sánh hai số nhị phân đó. Như vậy mạch so sánh sẽ là một mạch logic mà lối vào là các số cần so sánh và lối ra là kết quả của so sánh.
5.4.1. BỘ SO SÁNH BẰNG NHAU:
- Bộ so sánh bằng nhau 1 bit:
Bài toán : Có hai số nhị phân 1 bit ai và bi. So sánh 2 số đó để biết kết quả bằng nhau hoặc không bằng nhau.
gi = 1 tức là ai = bi
gi = 0 tức là ai ≠ bi
Bảng chân lý :Ai Bi Gi Kết quả 0 0 1 ai = bi 0 1 0 ai ≠ bi 1 0 0 ai ≠ bi 1 1 1 ai = bi
* Phương trình: từ bảng chân lý ta có phương trình hàm lối ra là :
* Sơ đồ tổ logic :Để thực hiện mạch ta có thể dùng cổng tương đương hoặc cổng Norand:
- Bộ so sánh bằng nhau nhiều bit :
Trong phần này ta xây dựng của hai số nhị phân 4 bit để tìm ra kết quả bằng nhau hoặc không bằng nhau.
- Cơ sở logic:
Có 2 số nhị phân 4 bit:A = A3A2A1A0
B = B3B2B1B0
Gọi G là kết quả của so sánh và G = G3G2G1G0 ở đó Gi sẽ là các kết quả của việc so sánh từng bit tương ứng của hai số nhị phân.Hai số sẽ được gọi là bằng nhau khi tất cả các bit tương ứng đều bằng nhau tức là :
A = B khi A3 = B3 G3 = 1 A2 = B2 G2 = 1 A1 = B1 G1 = 1 A0 = B0 G0 = 1 Khi đó G =1
Và ta viết Gi = Ai [+] Bi
- Bảng chân lý : từ cơ sở logic trên ta có bảng chân lý sau:
G3
G2
G1
G0
G
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
1
Phương trình : Từ bảng chân lý ta có phương trình cho bộ so sánh bằng nhau 4 bit như sau :G = G3.G2.G1.G0Sơ đồ logic bộ so sánh bằng nhau 4 bit:Thay các biểu thức của các Gi = Ai [+] Bi là kết quả so sánh từng bit ta có :
5.4.2.BỘ SO SÁNH HƠN KÉM:
Bộ so sánh hơn kém là bộ so sánh hai số nhị phân để xác định số lớn hơn và số nhỏ hơn
Bộ so sánh Hơn – Kém bit
Cơ sở logic:
Nếu li = 1 thì ai > bi [ so sánh hơn ]
li = 0 thì ai < bi
Nếu mi = 1 thì ai < bi [ so sánh kém ]
mi = 0 thì ai > bi
Bảng chân lý : Từ quan hệ logic trên ta có bảng chân lý sau :ai bi li mi Kết quả 0 0 0 0 ai = bi 0 1 0 1 ai < bi 1 0 1 0 ai > bi 1 1 0 0 ai = bi
Phương trình : từ bảng chân lý ta có phương trình lối ra của bộ so sánh như sau:
Phép so sánh hơn: li = aibi
Phép so sánh kém: mi = aibi
Sơ đồ logic bộ so sánh :
Bộ so sánh Hơn – Kém nhiều bit:
Ta khảo sát bộ so sánh Hơn – Kém hai số nhị phân 4 bit
Ví dụ : So sánh hai số thập phân 284 và 259
Để so sánh ta bắt đầu so sánh từ hai số phần trăm, ở đây có sự bằng nhau buộc ta phải tiếp tục so sánh hai chữ số hàng chục. Bây giờ ta thấy 8 > 5 nên ta có thể kết luận ngay là 284 > 259. So sánh hai số nhị phân cũng được thực hiện tương tự.Cơ sở logic: Có hai số nhị phân 4 bit là :A = a3a2a1a0
B = b3b2b1b0
Gọi các kết quả của so sánh Bằng là:G = g3g2g1g0 khi G = 1 thì A = BGọi các kết quả của so sánh Hơn là:L = l3l2l1l0 khi L = 1 thì A > B
Gọi các kết quả của so sánh Kém là: M = m3m2m1m0 khi M = 1 thì A < B
Bảng chân lý : Từ quan hệ logic ta có bảng chân lý của sự so sánh hai số nhị phân như sau. Trong mối quan hệ này ta thấy gi với li, gi với mi có tính phủ định lẫn nhau .Bảng chân lý của L : Phép so sánh Hơng3 g2 g1 g0 l3 l2 l1 l0 L Kết quả X X X X 1 X X X 1 A>B 1 X X X X 1 X X 1 A>B 1 1 X X X X 1 X 1 A>B 1 1 1 X X X X 1 1 A>B
Bảng chân lý của M : Phép so sánh Kémg3 g2 g1 g0 m3 m2 m1 m0 M Kết quả X X X X 1 X X X 1 A